【岗位职责】:
1.数字芯片设计流程,具备优秀的verilog编程能力;
2.Design for Testablility技术 包含Scan/ATPG,Delay Test ,Memory BIST,Boundary Scan,Diagonsis等。
【任职要求】:
1.硕士及以上学历,电子信息工程,计算机等相关专业毕业;
2.熟悉数字芯片设计流程,具备优秀的verilog编程能力;
3.熟悉Design for Testablility技术 包含Scan/ATPG,Delay Test ,Memory BIST,Boundary Scan,Diagonsis等;
4.有DFT tools(如DFT compiler ,TetraMax,BSD compiler,FastScan,TestKompress,MBISTAarchitect)使用经验者佳;
5.积极负责,勇于接受挑战,对于Nanometer/Soc DFTimplementation,开发及推广设计流程有兴趣者。
版权所有:星宸科技股份有限公司